h1_key

  NCP51820 是一款 650 V、高速、半橋驅(qū)動(dòng)器，能夠以高達(dá) 200 V/ns 的 dV/dt 速率驅(qū)動(dòng)氮化鎵(以下簡(jiǎn)稱“GaN”) 功率開關(guān)。合理的設(shè)計(jì)能夠支持制造功率開關(guān)轉(zhuǎn)換的印刷電路板(PCB)，才可以實(shí)現(xiàn)高電壓、高頻率、快速dV/dt邊沿速率開關(guān)的全部性能優(yōu)勢(shì)。

  NCP51820 是一款全功能專用驅(qū)動(dòng)器，充分發(fā)揮高電子遷移率晶體管 (HEMT) GaNFET 的開關(guān)性能而設(shè)計(jì)。與擊穿電壓額定值相似的硅器件相比，制造 GaNFET 所使用的芯片尺寸更小。與同類最佳的硅 MOSFET 相比，GaNFET 的柵極電荷、輸出電容和動(dòng)態(tài)導(dǎo)通電阻也大大降低。此外，GaNFET 沒有 PN結(jié)，因此漏極-源極上沒有本征寄生體二極管，也就沒有與第三象限操作相關(guān)的反向恢復(fù)電荷。

  GaNFET適用于離線半橋功率拓?fù)?、無(wú)橋PFC和單端一源箱為拓?fù)洹＿@些功率級(jí)常采用零電壓開關(guān)(ZVS)，也可以在硬開關(guān)條件下采用大約400V的電壓工作。而這些改進(jìn)使得GaNFET 能夠以 MHz 范圍或接近該范圍的頻率開關(guān)，漏源邊沿速率高達(dá) 100V/ns。雖然硅 MOSFET 功率系統(tǒng)中也存在這些寄生元件，但在 GaN 功率解決方案中，當(dāng)受到其中存在的高 dV/dt 和 di/dt 激勵(lì)時(shí)，會(huì)有更明顯的響應(yīng)，因此會(huì)產(chǎn)生問題。

  NCP51820 的 MLP 無(wú)引線功率封裝(圖 3)以及行業(yè)中的各種無(wú)引線 GaNFET 功率封裝(圖 1 和圖 2)，體現(xiàn)了為充分降低寄生電感所作的設(shè)計(jì)努力。同樣，必須特別注意 PCB 設(shè)計(jì)和元器件布局。為了充分發(fā)揮利用 NCP51820 驅(qū)動(dòng)高速半橋功率拓?fù)渲惺褂玫? GaN 功率開關(guān)的優(yōu)勢(shì)，有一些重要的 PCB 設(shè)計(jì)因素需要考慮，本白皮書將重點(diǎn)討論其中的一些重要注意事項(xiàng)。

  HEMT GaN 和 NCP51820 封裝說(shuō)明

  大多數(shù) GaNFET 封裝包含一個(gè)專用源極開爾文返回引腳，如圖 1 中的“SK”所示，其作用只是為了將柵極驅(qū)動(dòng)返回電流送回 NCP51820。較高電流的漏源引腳通過(guò)多條焊線焊接到多個(gè)焊盤，不過(guò)為了簡(jiǎn)明起見，圖 1 中的簡(jiǎn)化示意圖僅顯示了一條焊線連接。NCP51820 輸出和 GaNFET 柵源開爾文引腳之間的接口必須是直接單點(diǎn)連接，該接口特別重要，如含有源極開爾文引腳的 GaNFET 部分所述。

  但是，并非所有 GaNFET 都包含一個(gè)專用源極開爾文返回引腳，例如圖 2 所示的示例。對(duì)于不含源極開爾文返回引腳的 GaNFET，為 PCB 設(shè)計(jì)中的柵極驅(qū)動(dòng)部分布線時(shí)必須特別注意。對(duì)于半橋功率級(jí)的開關(guān)節(jié)點(diǎn)連接，高壓側(cè) GaNFET 的源極直接連接到低壓側(cè) GaNFET 的漏極，構(gòu)成一個(gè)承載高 di/dt 負(fù)載電流的高 dV/dt 節(jié)點(diǎn)。不建議直接使用此高壓開關(guān)節(jié)點(diǎn)的柵極驅(qū)動(dòng)返回引腳，如不含源極開爾文引腳的 GaNFET 部分所述。

  圖1. 含有源極開爾文返回引腳的典型 GaN

  圖2. 不含源極開爾文返回引腳的典型 GaN

  NCP51820 采用 4x4 mm 無(wú)引線封裝，所有邏輯電平輸入和編程功能都設(shè)置在 IC 右側(cè)，與策略性設(shè)置在 IC 其余三側(cè)的電源功能分開?；谠O(shè)計(jì)策略安置引腳，以便必要時(shí)提供高壓隔離。以下 PCB 布局部分說(shuō)明，將充分展現(xiàn) NCP51820 引腳分配的優(yōu)勢(shì)。

  圖3. NCP51820 GaN 驅(qū)動(dòng)器引腳分配

  PCB 設(shè)計(jì)策略概要

  使用 GaNFET 開始 PCB 設(shè)計(jì)時(shí)，最好根據(jù)優(yōu)先級(jí)考慮整個(gè)布局，如下所列。

  1. 必須采用多層PCB設(shè)計(jì)，并且按照本文所述適當(dāng)使用接地/返回平面。高頻率、高電壓、高dV/dt和高di/dt都要求采用多層PCB設(shè)計(jì)方法。為了實(shí)現(xiàn)基于GaN的功率級(jí)的全部?jī)?yōu)勢(shì)，接地平面必須采取適當(dāng)?shù)牟季€或設(shè)計(jì)，而廉價(jià)的單層PCB設(shè)計(jì)無(wú)法做到。

  2. 開始時(shí)，首先將對(duì)噪聲最敏感的元器件安置在 NCP51820 附近。VDD、VDDH 和 VDDL 旁路電容以及 VBST 電容、電阻和二極管應(yīng)盡可能靠近各自的引腳。

  3. 將 DT 電阻直接放在 DT 和 SGND 引腳之間。

  4. HO和LO、拉電流和灌電流柵極驅(qū)動(dòng)電阻應(yīng)盡可能靠近 GaNFET。

  5. 將 NCP51820 和關(guān)聯(lián)的元器件移到盡可能靠近 GaNFET 拉電流和灌電流電阻的位置。

  6. 如果可能，安置 GaNFET 時(shí)使 HO 和 LO 柵極驅(qū)動(dòng)長(zhǎng)度盡可能匹配。為了避免高電流和高 dV/dt 流經(jīng)過(guò)孔，兩個(gè) GaNFET 最好和 NCP51820 位于 PCB 的同一面。

  7. 應(yīng)將 HO 和 LO 柵極驅(qū)動(dòng)視為兩個(gè)獨(dú)立的、相互電隔離的柵極驅(qū)動(dòng)電路。因此，HO 和 LO 各自都需要專用銅觸點(diǎn) (copper land) 返回平面，這些平面在第 2 層上，位于第 1 層?xùn)艠O驅(qū)動(dòng)布線正下方。

  電源環(huán)路、開關(guān)節(jié)點(diǎn)、柵極驅(qū)動(dòng)環(huán)路的正確布線以及使用平面，對(duì)于順利完成 GaN PCB 設(shè)計(jì)至關(guān)重要。這部分內(nèi)容如有需求，后續(xù)可能會(huì)推送新的文章配合插圖對(duì)每一項(xiàng)加以說(shuō)明。對(duì)于柵極驅(qū)動(dòng)器，正確的布線和噪聲隔離將有助于減少額外的寄生環(huán)路電感、噪聲注入、振鈴、柵極振蕩和意外導(dǎo)通。目的是設(shè)計(jì)一個(gè)精心考慮了適當(dāng)接地，同時(shí)讓受控電流以最小環(huán)路距離流經(jīng)直接通路連接的高頻電源 PCB。

  元器件布局和布線

  圖 4 突出顯示了 NCP51820 周圍的關(guān)鍵元器件布局以及與 HS 和 LS GaNFET 的接口。

  圖4. NCP51820 元器件布局

  含有源極開爾文引腳的

  GaNFET

  許多 GaNFET 封裝包括一個(gè)專用源極開爾文引腳，用于將柵極驅(qū)動(dòng)返回電流與功率開關(guān)節(jié)點(diǎn)(高壓側(cè))或電源地(低壓側(cè))出現(xiàn)的較高電流和電壓電平隔離。對(duì)于具有專用源極開爾文引腳的 GaNFET，柵極驅(qū)動(dòng)布線相當(dāng)簡(jiǎn)單。推薦 PCB 布線設(shè)計(jì)示例如圖 5 所示，可以看到高壓側(cè) GaNFET 柵極驅(qū)動(dòng)返回電流與功率開關(guān)節(jié)點(diǎn)電流有效分隔。

  圖5. 源極開爾文 GaNFET 布線

  不含源極開爾文引腳的

  GaNFET

  有些 GaNFET 封裝不含專用源極開爾文引腳，還必須要仔細(xì)考慮，將柵極驅(qū)動(dòng)返回電流與功率開關(guān)節(jié)點(diǎn)(高壓側(cè))或電源地(低壓側(cè))出現(xiàn)的較高電流和電壓電平隔離。對(duì)于沒有專用源極開爾文引腳的 GaNFET，應(yīng)從 GaNFET 源極接出一段額外的銅蝕刻線，其唯一作用是將柵極驅(qū)動(dòng)返回電流送回 NCP51820。盡管不如專用開爾文引腳連接那么有效，但這種布線技術(shù)仍然可以在柵極驅(qū)動(dòng)電流和功率開關(guān)節(jié)點(diǎn)之間實(shí)現(xiàn)可接受程度的分離。推薦 PCB 布線設(shè)計(jì)示例如圖 6 所示，可以看到高壓側(cè) GaNFET 柵極驅(qū)動(dòng)返回電流與功率開關(guān)節(jié)點(diǎn)電流有效分隔。無(wú)論何種類型的 GaNFET 封裝，其設(shè)計(jì)目標(biāo)都是避免 NCP51820 和支持電路接觸到流過(guò)功率級(jí)的潛在破壞性開關(guān)電壓和電流。

  圖6. 無(wú)源極開爾文引腳的 GaNFET 布線