h1_key

  精密寬帶寬測量和驅(qū)動鏈路

  ADI廣泛的產(chǎn)品線支持著精密寬帶寬測試和驅(qū)動信號鏈路，由精密模數(shù)及數(shù)模轉(zhuǎn)換器、高分辨率電源、寬帶寬ADC驅(qū)動器到用于信號調(diào)理的精密放大器、低噪聲、低漂移基準(zhǔn)電壓源等。這些產(chǎn)品線滿足不同測量挑戰(zhàn)和應(yīng)用的要求。

  圖1. 精密寬帶寬測量及驅(qū)動信號鏈路。

  輸入/輸出通道：ADG5421F，測量通道上使用的過壓故障保護(hù)開關(guān)提供高達(dá)±60V的高壓保護(hù);

  增益通道：LTC6373，可編程增益儀表放大器，工作電壓可達(dá)36V，既為信號鏈提供增益也提供衰減，帶寬高達(dá)4MHz，增益高達(dá)16倍;

  數(shù)據(jù)采集模塊：ADAQ23875/ADAQ23876/ADAQ23878，15MPSP數(shù)據(jù)采集微模塊，提供低延遲、快速建立時(shí)間和精密性能。該模塊不僅集成了SAR ADC和ADC驅(qū)動部分，還集成了無源技術(shù)和基準(zhǔn)電壓源，實(shí)現(xiàn)了延遲、噪聲、帶寬和密度之間的平衡;

  隔離：ADN4654，提供高達(dá)1.1Gbps的LVDS隔離;

  信號生成及輸出驅(qū)動：圍繞AD3552R構(gòu)建了輸出驅(qū)動側(cè)低延遲信號鏈。AD3552R是最近發(fā)布的16位電流輸出DAC，輸出能力可達(dá)33MUPS，滿足閉環(huán)或快速建立應(yīng)用的低延遲應(yīng)用;

  設(shè)計(jì)支持工具：精密信號鏈的整個設(shè)計(jì)過程，從概念階段到大規(guī)模生產(chǎn)會遇到不同的挑戰(zhàn)。ADI提供豐富的工具幫助設(shè)計(jì)者解決構(gòu)建信號鏈時(shí)的各種問題，包括在線驅(qū)動器工具、誤差濾波器向?qū)Х治龉ぞ?、LTSpice仿真工具、博客文章等，這些工具幫助設(shè)計(jì)者進(jìn)行噪聲分析，RC網(wǎng)絡(luò)選擇、誤差分析和調(diào)整，達(dá)到優(yōu)化鏈路，降低開發(fā)時(shí)間。

  精密寬帶寬測量信號鏈解決方案

  圖2. 低延遲精密測量的數(shù)據(jù)采集解決方案。

  圖2是基于FPGA的數(shù)據(jù)采集系統(tǒng)框圖，了解DUT電壓過程有助于了解數(shù)據(jù)采集系統(tǒng)中低延遲性能：

  SMU：數(shù)據(jù)采集解決方案中的信號源測量單元，任務(wù)之一是提供信號源電壓和測量電流，將電壓保持在恒定目標(biāo)水平，并測量負(fù)載所拉動的電流。

  DUT：被測器件

  圖2中褐色虛線：目標(biāo)電壓;藍(lán)色：高延遲環(huán)路中的DUT實(shí)際電壓;綠色：低延遲環(huán)路中的DUT的實(shí)際電壓。

  當(dāng)DUT所拉動的電流提高時(shí)，DUT電壓被下拉，SMU中的控制環(huán)路測量電壓降通過數(shù)據(jù)采集信號路徑測量。隨之FPGA中的算法告知電流驅(qū)動路徑增加所提供的電流，以使DUT上的總電壓返回目標(biāo)水平。實(shí)際電壓返回目標(biāo)電壓的速度取決于控制環(huán)路的延遲，如綠色和藍(lán)色電壓曲線所示。環(huán)路中的延遲越低，DUT實(shí)際電壓就能更好地與目標(biāo)水平保持一致。因此低延遲精密測量對于數(shù)字控制環(huán)路的響應(yīng)時(shí)間和精度至關(guān)重要，鑒于此，ADI開發(fā)了一系列低延遲解決方案。

  ADAQ23878/6/5：

  18/16位、15MSPS、DAQ解決方案

  ADAQ23878/ADAQ23876/ADAQ23875支持低延遲精密測量，低延遲帶來的快速響應(yīng)可以使得DTU更好地跟蹤目標(biāo)電壓。ADAQ2387x具有較高的集成度：集成了基準(zhǔn)電壓源和設(shè)置全差分放大器的輸出共模電壓電路;集成了基準(zhǔn)電壓解耦電容和低通濾波器來消除PCB布局敏感性，確保PCB設(shè)計(jì)的出色性能;集成了全差分ADC驅(qū)動器。

  ADI技術(shù)制造的高精密電阻實(shí)現(xiàn)了±0.005%的增益誤差，±1ppm/°C的增益誤差漂移使得在制造過程中無需在全溫度范圍內(nèi)對系統(tǒng)級信號鏈進(jìn)行校準(zhǔn)。

  ADAQ23878具有多個輸入范圍，方便系統(tǒng)人員靈活地為數(shù)據(jù)采集信號鏈選擇適當(dāng)?shù)男盘枓呙桦娖?，并使其與傳感器的輸出特性和測量要求一致。寬輸入共模模式范圍為先前的信號調(diào)理級提供了更大的靈活性。放大器周圍的精密電阻將模擬信號調(diào)整到ADC的輸入范圍內(nèi)。具有LVDS接口，可將ADC數(shù)據(jù)快速傳輸。

  一般而言，數(shù)字環(huán)路的延遲受測量器件延遲，F(xiàn)PGA延遲和驅(qū)動器延遲幾個因素的影響，而其中測量器件延遲為信號調(diào)理電路的相位延遲、建立時(shí)間和ADC結(jié)果傳輸?shù)紽PGA之間的時(shí)間延遲三個方面因素作用。ADAQ23878的測量時(shí)間延遲為115ns，建立時(shí)間性能為52ns?？焖俳r(shí)間和快速轉(zhuǎn)換時(shí)間相結(jié)合使ADAQ23878成為需要低延遲精密測量性能的應(yīng)用的出色選擇。

  圖3. ADAQ2387x交直流特性。

  交直流性能均會影響系統(tǒng)穩(wěn)定性，可喜的是ADAQ2387x具有較好的交直流性能。在設(shè)計(jì)中若交流特性不佳，可能的表現(xiàn)是本底噪聲太大，則測量環(huán)路中的噪聲會加大DUT電壓上產(chǎn)生的隨機(jī)紋波。而線性度這個直流性能參數(shù)會影響控制環(huán)路算法，非線性誤差會導(dǎo)致控制環(huán)路算法將錯誤的更新應(yīng)用于驅(qū)動路徑而引起振蕩。

  ADAQ2387x的增益為0.73，INL為2.5LSB，全溫線性度誤差小于±2LSB。

  ADAQ2387x系列的尺寸比分立式等效信號鏈解決方案小2.5倍，BGA封裝的尺寸為9mm × 9mm，0.8mm的引腳間距便于PCB頂層的引腳之間布設(shè)走線。

  ADAQ23875只有一個輸入范圍而ADAQ23878和ADAQ23876具有多個輸入范圍。該產(chǎn)品中ADC之前的全差分驅(qū)動放大器級針對高擺率進(jìn)行了優(yōu)化，此特性在多路復(fù)用信號鏈構(gòu)架中非常重要。

  低延遲高精度DAC

  近年來，更多的新應(yīng)用需要比普通DAC更快的精密DAC，同時(shí)，傳統(tǒng)應(yīng)用也受益于快速DAC。快速DAC和環(huán)路信號鏈在開環(huán)和閉環(huán)應(yīng)用中均發(fā)揮著作用，開環(huán)應(yīng)用即被控器件的響應(yīng)是可預(yù)測的，精確的輸入可產(chǎn)生精確的輸出，ADC的更新時(shí)間越短，則器件的更新速度越快;閉環(huán)應(yīng)用即被控器件的響應(yīng)是不可預(yù)測，DAC用于檢測參數(shù)以幫助校正驅(qū)動信號。

  快速DAC在較多場合必不可少：掃描電子顯微鏡、功率分析儀、質(zhì)譜測定、數(shù)字X光機(jī)、汽車測試(HiL)、無損檢測等。在這類應(yīng)用中，需要較快的系統(tǒng)更新時(shí)間，DAC的延遲越小， 則系統(tǒng)的反應(yīng)越快。

  圖4. DAC精度和帶寬特性。

  一般而言，傳統(tǒng)精密DAC速度較慢，而為了實(shí)現(xiàn)更快的更新速度則會以犧牲一定的精度為代價(jià)。DAC延遲較小，則控制環(huán)路需要的帶寬較高。而對高速DAC而言，若要更快的建立時(shí)間，則需要更高的帶寬，這意味著會有更多的熱噪聲。為了控制總噪聲，需要具有較低的熱噪聲密度NSD和1/f噪聲以補(bǔ)償較高帶寬。需要注意的是更新速率加快時(shí)，整個信號鏈不僅要維持帶寬和精度，同時(shí)要保持低噪聲。

  AD3552R：快速精密DAC

  AD3552R是超快速DAC系列的首款產(chǎn)品，為雙通道、16位電流輸出數(shù)模轉(zhuǎn)換器，具有更快的響應(yīng)時(shí)間，具備更高的精度，更低的延遲/建立時(shí)間和更快的更新速度。

  AD3552R單通道更新速率最高為33MUPS。精密模式下，DAC在整個溫度范圍內(nèi)保證1DNL。大信號建立時(shí)間為100ns，精確度0.1%。

  圖5. 動態(tài)性能

  與傳統(tǒng)精密DAC相比，AD3552R在三個方面改善了更新時(shí)間，如圖6所示：

  圖6. 超低延遲和快速建立時(shí)間。

  第一、四通道SPI和DDR提高了數(shù)據(jù)傳輸速度，傳輸一個16位數(shù)據(jù)字只需2個時(shí)鐘周期，比經(jīng)典SPI快八倍;

  第二、超低數(shù)字延遲，不需要額外的時(shí)鐘周期來校準(zhǔn)數(shù)據(jù)，校準(zhǔn)隨著數(shù)據(jù)的鎖存逐步執(zhí)行。因此，接收到最后一位數(shù)據(jù)后便立即開始驅(qū)動新數(shù)字碼，時(shí)間不到10ns，這比傳統(tǒng)電壓DAC快30倍，比乘法ADC快6倍;

  快速的建立時(shí)間。傳統(tǒng)上，大步進(jìn)的建立時(shí)間以擺動為主，通常是幾微秒，AD3552R能夠以至少100V/us的速度擺動，使用了適當(dāng)?shù)姆糯笃鲃t為指數(shù)收斂到最終值節(jié)約更多時(shí)間;小步進(jìn)的建立時(shí)間以毛刺持續(xù)時(shí)間為主?？傮w而言，建立時(shí)間比傳統(tǒng)電壓輸出DAC快60倍。

  小信號建立時(shí)間為65ns，精確度0.1%。外置IV轉(zhuǎn)換器，內(nèi)置反饋電阻，內(nèi)置電阻旨在補(bǔ)償電流源漂移，總漂移為10ppm/°C。

  AD3552R帶有10ppm/°C的內(nèi)部基準(zhǔn)電壓源，毛刺能量低于50pVs，90%的核心轉(zhuǎn)換低于30pVs。數(shù)字延遲小于10ns，該延時(shí)即是從鎖存最后一位數(shù)據(jù)到DAC輸出開始改變的時(shí)間。該產(chǎn)品為外部電容提供了引腳以調(diào)整1/f噪聲轉(zhuǎn)折頻率，DAC輸出端的熱噪聲低于20pA/√Hz。電壓噪聲的轉(zhuǎn)換取決于互阻增益。

  AD3552R的諧波信號失真較低，具有出色的THD。在高達(dá)1MHz時(shí)，其THD水平與高速DAC相同，在保證幅度精度同時(shí)，建立到0.1%FSR精度的時(shí)間也只需要100ns。

  AD3552R內(nèi)部電阻以1、2、4的比率設(shè)置放大器的互阻增益，由此得到5V，10V和20V DAC。具有五個預(yù)定義的輸出范圍以滿足最典型應(yīng)用的需要，預(yù)定義的范圍具有3%的超范圍裕量以確保完全覆蓋標(biāo)稱跨度。若任何一個預(yù)定義的范圍都不適合應(yīng)用，設(shè)計(jì)者可以自定義范圍，10個數(shù)字調(diào)整配置組合產(chǎn)生30個自定義跨度，這些跨度的邊界可以調(diào)整。DAC由單極性電源供電，但是能產(chǎn)生單極性和雙極性范圍，輸出放大器提供所需的跨度以適應(yīng)輸出范圍。

  AD3552R對LTSpice模型的構(gòu)建方式進(jìn)行了創(chuàng)新，不僅對輸出狀態(tài)建模，還支持對靜態(tài)接收響應(yīng)和交流頻率響應(yīng)進(jìn)行仿真，可以求出主瞬態(tài)和階躍響應(yīng)，噪聲和頻譜密度等。

  精密濾波器IC

  分立濾波器

  圖7. 分立式低通濾波器(4 階/1MHz)。

  圖7為利用模擬濾波器向?qū)б苑至⑵骷O(shè)計(jì)的低通濾波器，采用1%電阻和5%電容。分立RC濾波器配合運(yùn)算放大器使用的挑戰(zhàn)之一是運(yùn)算放大器的GBW會發(fā)生變化，25°C時(shí)典型值為20%，在全溫范圍內(nèi)更高，變化幅度可能多達(dá)40~50%。

  圖8. 頻率和時(shí)間響應(yīng)的變化。

  +5%至-6%的變化對于某些信號鏈應(yīng)用而言太寬，如圖8所示，這是因?yàn)閿?shù)字域中的精密信號分析要求模擬域具有精密性能，同時(shí)多通道系統(tǒng)要求通道間失配誤差很低。時(shí)域變化是由于設(shè)計(jì)所用的5%電容引起的，但是，額外的-1%是由運(yùn)算放大器增益帶寬引起的，如果增益帶寬越來越接近3dB頻率的100倍，運(yùn)算放大器增益帶寬引起的偏移會提高，并且通常作為負(fù)變化而增加，此值可能大于1%(運(yùn)算放大器極點(diǎn)會增加濾波器相位誤差)。

  精密有源濾波器

  圖9. 雙通道2階LPF IC。

  圖9是精密濾波器模塊IC，在單芯片上集成了一對匹配的二階濾波器，內(nèi)置的電容、運(yùn)算放大器增益帶寬變化經(jīng)過了優(yōu)化和精確調(diào)整，達(dá)到了分立式解決方案很難達(dá)到的效果，比如全溫度范圍內(nèi)電容的絕對值和比值不大于±0.75%，兩側(cè)匹配度為±1%。圖10采用LT1568實(shí)現(xiàn)4階巴特沃茲低通濾波器，截止頻率為1MHz。6個外部電阻的計(jì)算公式，如圖9所示。

  圖10. LT1568 4階巴特沃茲低通濾波器。

  在雙通道信號鏈中，LT1568可用于設(shè)計(jì)兩個2階巴特沃茲低通濾波器，6個電阻可以設(shè)置為等值電阻，以此達(dá)到較好的增益相位和時(shí)間延遲匹配。R=128Ω*10MHz/fc，其中fc為截止頻率。

  在雙通道全差分信號鏈中還有LT6604-X和LTC6605-X兩個選擇，前者有2.5、5、10MHz三個版本，增益為0dB~12dB，兩側(cè)之間的最大失配誤差增益為0.7dB，相位為4°。后者有7、10和14MHz三個選項(xiàng)，具有出色的增益和相位最大失配誤差，增益最大值為0.35dB，兩個通道間的相位最大失配為1.2°。

  結(jié)論

  對于精密信號鏈產(chǎn)品，ADI提供了完善的評估平臺和評估工具，支持更完整信號鏈仿真的LTSpice模型，評估板&評估指南&原理圖、設(shè)計(jì)向?qū)Чぞ叩取?/span>