h1_key

  基于直接數(shù)字頻率合成DDS芯片(Direct Digital Frequency Synthesis,)技術的波形產(chǎn)生方法就是近些年來數(shù)字波形產(chǎn)生方法的典型代表。

  頻率合成技術是指由一個或多個具有高穩(wěn)定度和高精準度的參考頻率源，在某一頻段內通過線性運算得到大量具有同樣性質的頻率點的過程。而完成這一過程的電路被稱為頻率合成器，簡稱頻綜。

  頻率合成技術的發(fā)展

  頻率合成技術的理論起源于二十世紀30年代左右，早期的頻綜是由一組晶振組成，能輸出多少個輸出頻點，由晶體的數(shù)目所決定。需要由人工來實現(xiàn)頻率切換，主要由晶體來決定頻率的準確度和穩(wěn)定度，很少與電路有關。

  之后這種頻率合成方式被非相干合成的方法所取代，盡管非相干合成同樣使用了晶體，但其工作方式是由少量晶體來產(chǎn)生多種頻率的。對比早期的頻率合成方式，非相干合成器不僅降低了成本，而且提高了所合成頻率的穩(wěn)定性。但是研制這種由幾塊晶體所構成的晶振是一個非常復雜的過程，而且成本較高。因此隨著頻率合成技術的發(fā)展，相干合成法也就被科學家提了出來。

  最初的相干合成法主要是直接頻率合成(Direct Frequency Synthesis，DFS)。此合成方法是利用倍頻、分頻、混頻的方法對一個或幾個參考源頻率經(jīng)過加、減、乘、除運算直接產(chǎn)生所需要頻率的方法。

  這種方法由于頻率轉化時間短，相位噪聲低等優(yōu)點，因此在頻率合成領域也占有一定的地位，但由于所生成的頻率是采用大量的倍頻、分頻、混頻所得，使得直接式頻率合成器體積大、雜散多且難于抑制、結構復雜、成本及功耗高，故該 DFS 已基本被淘汰。

  在 DFS 之后出現(xiàn)了間接頻率合成(Indirect Frequency Synthesis)。間接頻率合成主要是指鎖相環(huán)PLL(Phase-Locked Loop)頻率合成。此合成方法是把相位反饋和鎖相技術用于頻率合成中，這種合成方法具有輸出頻率高、相位噪聲低、抑制雜散好、成本低和易于集成等優(yōu)點，因此在頻率合成領域占有一席之地。

  但是傳統(tǒng)PLL的頻率合成器由于采用閉環(huán)控制，因此輸出頻率改變后，要想重新達到穩(wěn)定則所需的時間較長。所以PLL頻率合成器同時做到較高的頻率分辨率和較快的頻率切換時間是很困難的。

  隨著數(shù)字技術的飛速發(fā)展，特別是集成電路集成度的快速上升，使得直接數(shù)字頻率合成(DDS)技術的實現(xiàn)成為可能。直接數(shù)字頻率合成是建立在采樣理論上，將信號波形以相位極小的間隔進行采樣，通過計算出信號波形對應于相應相位的幅值，從而形成一個相位-幅度表，并將其存儲于 DDS 器件的波形存儲器(ROM)中。

如上圖所示，頻率的合成過程是利用數(shù)字方式對相位進行累加，而得到波形信號相應的相位值，按一定的幅度相位轉換算法在波形存儲器中查詢相位-幅度表得到信號在該時刻的離散數(shù)字序列，最后將信號通過 DAC 和低通濾波器形成模擬波形輸出的頻率合成技術。

  DDS原理

  若對一正弦波形進行采樣，每 周期為 個采樣點，分別記為 到 。對應每次參考時鐘 ，輸出一個采樣點，輸出圖中所示的一個周期的正弦，需要 個時鐘周期，則輸出的波形頻率為 。

  對于這種情況，每次時鐘到來時，相位累加器加 ，則就會在第 個時鐘周期輸出第 個采樣點( i = 1～m)，第 個時鐘輸出第 個采樣點，以此循壞，這時的相位累加器實際上是步進為 的模 計數(shù)器。

  如果每次時鐘到來時，總是間隔一個采樣點輸出，即相位累加器的步進為 ，這時在第 個周期輸出第 個采樣點，輸出波形如下圖的波形 b(紅色)，顯然波形 b 的頻率是 a 的 倍，即 。

  綜上所述，如果相位累加器的步進為 ， 則輸出波形的頻率為 ， 是最小的輸出頻率稱為頻率分辨率或步進間隔， 為頻率控制字。給定不同的頻率控制字即可輸出不同的頻率。頻率輸出公式為： 。

  DDS 一般由相位累加器、加法器、波形存儲器(ROM)、D/A轉換器和低通濾波器(LPF)構成。DDS 的原理框圖如下圖所示。其中 為頻率控制字， 為相位控制字， 為波形控制字， 為參考時鐘頻率， 為相位累加器的字長， 為 ROM 數(shù)據(jù)位及 D/A 轉換器的字長。

  相位累加器在時鐘 的控制下以步長 作累加，輸出的 位二進制碼與相位控制字 、波形控制字 相加后作為波形 ROM 的地址，對波形 ROM 進行尋址，波形 ROM 輸出 位的幅度碼 經(jīng) D/A 轉換器變成模擬信號 ，再經(jīng)過低通濾波器平滑后就可以得到合成的信號波形。合成的信號波形形狀取決于波形 ROM 中存放的幅度碼，因此用 DDS 可以產(chǎn)生任意波形。

  由上圖可知，在每一個時鐘沿，相位累加器與頻率控制字 累加一次，當累加器大于 時，相位累加器相當于做一次模余運算。正弦查找表 ROM 在每一個時鐘周期內，根據(jù)送給 ROM 的地址(相位累加器的前 位相位值)取出 ROM 中已存儲的與該地址相對應的正弦幅值，最后將該值送給 DAC 和 LPF 實現(xiàn)量化幅值到正弦信號間的轉換。由此可得到，輸出頻率與時鐘頻率之間的關系為：

  DDS 的最小頻率分辨率為 ;DDS 的最小相位分辨率為 。

  DDS 在相對帶寬、頻率轉換時間、頻率和相位分辨率、相位連續(xù)性、正交輸出以及集成化程度等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術所能達到的水平，為電子系統(tǒng)提供了優(yōu)于模擬信號源的性能。

  但在實際的 DDS 電路中，為了達到足夠小的頻率分辨率，通常將相位累加器的位數(shù)取得較大，如N=32、48等。但受體積和成本限制，即使采用先進的存儲壓縮辦法，ROM 的容量也遠小于此。因此，就引入了相位舍位誤差。

  其次在存儲波形的二進制數(shù)據(jù)時也不能用無限的代碼精確表示，即存在幅度量化誤差。另外，DAC 的有限分辨率也會引起誤差。所以這些誤差不可避免地會產(chǎn)生雜散分量，使得降低雜散成為 DDS 應用的一個主要問題。

由于 DDS 采用全數(shù)字結構，不可避免地引入了雜散。其來源主要有三個方面：相位累加器相位舍位誤差造成的雜散;由存儲器有限字長引起幅度量化誤差所造成的雜散和DAC非理想特性造成的雜散。

  相比其他的頻率合成技術，DDS 技術具有以下優(yōu)點：

  ●頻率切換時間短

  由于DDS的開環(huán)結構特點，使得頻率切換時間極短。因在時間上相位序列是離散的，則在頻率控制字改變之后，需經(jīng)過一個時鐘周期之后才能按照新的相位增量進行累加，即頻率得以切換。由此可以看到頻率切換時間實際上就是頻率控制字的傳輸時間，即一個時鐘周期的時間。

  若 越高，則頻率切換時間將越短，但是不可能小于門電路的傳輸延遲時間。目前專用 DDS 集成芯片的頻率切換時間可做到 的量級，這是常用的 PLL 頻率合成技術無法實現(xiàn)的。

  ●頻率分辨率高

  DDS 的最小輸出頻率 ，即為輸出頻率的最小步進量，其中 為時鐘參考頻率， 為相位累加器的位數(shù)。由此可知如果 固定，則只要改變相位累加器的位數(shù) ，就可以很容易達到非常高的分辨率的，而傳統(tǒng)的頻率合成技術要實現(xiàn)如此低的頻率分辨率是很難做到的。

  ●相位變化連續(xù)

  DDS輸出頻率的變化實際上是相位增量的改變，即改變相位的增加速度。當頻率控制字變化后，由于相位函數(shù)的曲線是連續(xù)的，因此只是改變曲線的斜率，使得輸出信號的相位保持相應的連續(xù)性，這一點在很多對相位要求比較嚴格的頻率合成器使用中就顯得非常重要。

  ●輸出波形靈活

  基于DDS的函數(shù)發(fā)生器的輸出波形靈活多樣，因為只要在波形 ROM 內存放相應的波形數(shù)據(jù)就可以生成正弦波、方波、三角波和鋸齒波等任意的波形。同時，若在 DDS 中對頻率、相位和幅度進行相應的控制，就可以實現(xiàn)調頻(FM)、調相(PM)和調幅(AM)功能。

  ●相位噪聲低和漂移小

  DDS 輸出信號的頻率穩(wěn)定度取決于參考時鐘源的頻率穩(wěn)定度，且輸出信號的相位噪聲也是由參考時鐘源的相位噪聲所決定。由于在 DDS 系統(tǒng)中，通常是由固定的晶振來產(chǎn)生所需參考時鐘頻率，因此使輸出信號具有低相位噪聲和漂移小的特性。

  ●易集成、易于調整

  直接數(shù)字頻率合成器中除了數(shù)模轉換器和濾波器之外，幾乎所有的部件都屬于數(shù)字器件，因此便于集成，且調整方便靈活，電路功耗低、體積小和高可靠性。