h1_key

損壞的ESD保護(hù)器件測(cè)試信號(hào)完整性

  該測(cè)試的重點(diǎn)是評(píng)估 ESD 對(duì) SI 的影響。因此，基本上測(cè)量的散射參數(shù)與前文相同，但測(cè)量是在 8 kV 和 15 kV 條件下，在每個(gè)極性 20 個(gè)脈沖前后完成的。目標(biāo)規(guī)范是，在 ESD 應(yīng)力脈沖后，ESD 器件在 1 MHz 至 200 MHz 的頻率范圍內(nèi)的偏差不允許超過(guò) 1 dB。圖6 顯示其中一個(gè) ESD 器件的 Sdd11 結(jié)果。

  ESD 放電電流測(cè)量

  在 ESD 事件期間，ESD 保護(hù)器件將大部分 ESD 脈沖鉗位到地。然而，在實(shí)際應(yīng)用中，總有一部分脈沖會(huì)越過(guò) ESD 保護(hù)進(jìn)入 PHY。該殘余電流是評(píng)估 ESD 器件保護(hù)能力的重要參數(shù)。對(duì)于開放技術(shù)聯(lián)盟以太網(wǎng) 100/ 1000BASE-T1，該殘余電流是使用標(biāo)準(zhǔn)化設(shè)置測(cè)量的。設(shè)置參見圖 7。包括 CMC和 ESD 保護(hù)在內(nèi)的整個(gè)電路都包含在該設(shè)置中。PHY 的特性用一個(gè) 2 Ω 電阻器進(jìn)行了簡(jiǎn)化。

  兩個(gè)極性的測(cè)量都在最高 15 kV 的電壓下進(jìn)行的?！巴ㄟ^(guò)”條件限制來(lái)自于 2 kV 和 4 kV 人體模型(HBM)。

  JEDEC HBM規(guī)范

  圖 8 顯示了 15 kV 脈沖的結(jié)果，包括來(lái)自 ESD 槍的限制和參考電流。

  SEED——ESD 放電電流仿真測(cè)量

  系統(tǒng) ESD 性能的系統(tǒng)預(yù)測(cè)并不簡(jiǎn)單。獨(dú)立收發(fā)器和無(wú)源元件(包括外部 ESD 保護(hù)器件)的 ESD 耐受性水平不能代表總體系統(tǒng) ESD 耐受性水平。

  因此，必須仔細(xì)考慮所有集成元件之間的交互。這里要特別注意外部 ESD 保護(hù)、CMC 以及 IC PHY 收發(fā)器引腳的片上 ESD 保護(hù)特性的合理適配。請(qǐng)注意，這些元件表現(xiàn)出強(qiáng)烈的非線性高電流行為。

  系統(tǒng)高效 ESD 設(shè)計(jì)(SEED)方法允許仿真整個(gè)系統(tǒng)中與 ESD 相關(guān)的瞬態(tài)高電壓、高電流行為。在這里，需要使用行為模型和等效電路對(duì)各個(gè)元素進(jìn)行精確建模。完整的仿真環(huán)境還包括 ESD 脈沖發(fā)生器模型。通過(guò)這種綜合仿真方法，可以預(yù)測(cè)流經(jīng)系統(tǒng)不同部分的殘余 ESD 應(yīng)力電流以及不同系統(tǒng)節(jié)點(diǎn)的電壓。

  通過(guò)評(píng)估 IC PHY 收發(fā)器數(shù)據(jù)引腳違反關(guān)鍵準(zhǔn)靜態(tài)和動(dòng)態(tài) IV 限制的情況，可以確定系統(tǒng)級(jí) ESD 耐受性。圖 10 顯示了系統(tǒng)模型的 100/1000BASE-T1 電路，以及根據(jù) IEC 61000-4-2 使用 4 kV ESD 脈沖對(duì)進(jìn)入 IC 的殘余電流進(jìn)行系統(tǒng)級(jí)測(cè)量和仿真的比較。

  一般而言，測(cè)量結(jié)果與仿真結(jié)果非常吻合。仿真準(zhǔn)確捕獲了流入 IC 的電流脈沖的主要特性，相對(duì)于 ICCDM 限制屬于過(guò)沖，而相對(duì)于 IC HBM 限制屬于穩(wěn)態(tài)行為。