h1_key

  I2C(Inter-Integrated Circuit)，中文描述為集成電路總線。它是一種串行通信總線，使用多主從架構(gòu)，是由飛利浦公司在80年代初設(shè)計(jì)的，方便了主板、嵌入式系統(tǒng)或手機(jī)與周邊設(shè)備組件之間的通訊。由于其簡(jiǎn)單性，它被廣泛用于微控制器與傳感器陣列、顯示器、IoT設(shè)備、EEPROM等之間的通信。

  I2C主要特點(diǎn)如下：

  ●只需要兩條總線;

  ●沒(méi)有嚴(yán)格的波特率要求，例如使用RS232，主設(shè)備生成總線時(shí)鐘;

  ●所有組件之間都存在簡(jiǎn)單的主/從關(guān)系，連接到總線的每個(gè)設(shè)備均可通過(guò)唯一地址進(jìn)行軟件尋址;

  ●I2C是真正的多主設(shè)備總線，可提供仲裁和沖突檢測(cè);

  ●傳輸速度分為四種模式：

  1.標(biāo)準(zhǔn)模式：Standard Mode = 100Kbps

  2.快速模式：Fast Mode = 400Kbps

  3.高速模式：High speed mode = 3.4Mbps

  4.超快速模式：Ultra fast mode = 5Mbps

  5.最大主設(shè)備數(shù)：無(wú)限制;

  ●最大從機(jī)數(shù)：理論上是127。

  對(duì)I2C知識(shí)做簡(jiǎn)單回顧后，下面我們分九個(gè)部分，對(duì)I2C上拉電阻的應(yīng)用做詳細(xì)的講解與案例分析。首先帶大家了解下I2C總線的硬件架構(gòu)。

  I2C總線硬件架構(gòu)

  I2C協(xié)議僅需要SDA和SCL兩個(gè)引腳。SDA是串行數(shù)據(jù)線的縮寫(xiě)，而SCL是串行時(shí)鐘線的縮寫(xiě)。這兩條數(shù)據(jù)線需要接上拉電阻。設(shè)備間的連接如下圖所示：

  使用I2C，可以將多個(gè)從機(jī)(Slave)連接到單個(gè)主設(shè)備(Master)(一對(duì)多通信)，并且還可以有多個(gè)主設(shè)備(Master)控制一個(gè)或多個(gè)從機(jī)(Slave)(多對(duì)多通信)。

  I2C總線(SDA，SCL)內(nèi)部都使用漏極開(kāi)路驅(qū)動(dòng)器(開(kāi)漏驅(qū)動(dòng))，因此SDA和SCL可以被拉低為低電平，但是不能被驅(qū)動(dòng)為高電平，所以每條線上都要使用一個(gè)上拉電阻，默認(rèn)情況下將其保持在高電平。

  I2C的上拉電阻可以是1.5K，2.2K，4.7K，電阻的大小對(duì)時(shí)序有一定影響，對(duì)信號(hào)的上升時(shí)間和下降時(shí)間也有影響，一般接1.5K或2.2K。

  上拉電阻的值取決于許多因素，確定I2C上拉電阻可以通過(guò)下面的公式計(jì)算出來(lái)：

  強(qiáng)上拉(小電阻)是用來(lái)防止芯片上的I2C引腳被驅(qū)動(dòng)為低電平。可以被芯片的輸入緩沖器讀取為有效邏輯低電平的VOL電平?jīng)Q定了最小上拉電阻[RP(min)]。RP(min)由VCC、VOL和IOL組成的如下公式計(jì)算出來(lái)：

  由于I2C標(biāo)準(zhǔn)定義了上升時(shí)間標(biāo)準(zhǔn)，最大上拉電阻受到總線容值(Cb)的限制。如果上拉電阻值過(guò)高，I2C總線在被拉低之前可能不會(huì)上升到邏輯高。RC電路對(duì)在時(shí)間t=0開(kāi)始的幅度為VCC的電壓階躍的響應(yīng)由時(shí)間常數(shù)RC表征。電壓波形可以通過(guò)以下三個(gè)公式計(jì)算出來(lái)：

  For VIH = 0.7 x VCC:

  For VIL = 0.3 x VCC:

  I2C總線的上升時(shí)間可以通過(guò)下面公式推算出來(lái)：

  最大上拉電阻是一個(gè)由最大上升時(shí)間為其中最主要一個(gè)因素構(gòu)成的公式，請(qǐng)參考以下公式：

  其中：

  VOL 是邏輯低電壓;

  IOL 是邏輯低電流;

  tr 是信號(hào)的最大上升時(shí)間;

  Cb 是總線電容;

  具體如下表所示：

  這里不難發(fā)現(xiàn)在做電阻選擇時(shí)要滿足以下幾個(gè)條件：

  ●灌電流最大值為3mA;

  ●I2C總線規(guī)范和用戶手冊(cè)還為低電平輸出電壓設(shè)置了最大值為0.4V。

  所以根據(jù)上述公式可以計(jì)算，對(duì)于5V的電源，每個(gè)上拉電阻阻值至少1.53KΩ，而對(duì)于3.3V的電源，每個(gè)電阻阻值至少967Ω。如果覺(jué)得計(jì)算電阻值比較麻煩，也可以使用典型值4.7KΩ。

  最終在調(diào)試的時(shí)候，當(dāng)測(cè)量SDA或SCL信號(hào)并且邏輯Low上的電壓高于0.4V時(shí)，我們就可以知道灌電流太高了。如下圖所示：

當(dāng)然，這并不意味著每當(dāng)灌電流超過(guò)3mA時(shí)，設(shè)備就會(huì)立即停止工作。但是，在操作超出其規(guī)格的設(shè)備時(shí)應(yīng)始終小心，因?yàn)樗赡軐?dǎo)致通信故障，縮短其使用壽命甚至永久損壞設(shè)備。從硬件架構(gòu)可以看出I2C的上拉電阻是必須的，那上拉電阻的阻值應(yīng)該如何確定呢?帶著這個(gè)疑問(wèn)我們一起通過(guò)下面的內(nèi)容尋找下答案。

  I2C總線上拉電阻的阻值確認(rèn)

  由于I2C接口采用Open Drain機(jī)制，器件本身只能輸出低電平，無(wú)法主動(dòng)輸出高電平，只能通過(guò)外部上拉電阻RP將信號(hào)線拉至高電平。因此I2C總線上的上拉電阻是必須的。

  RP不宜過(guò)小，一般不低于1KΩ

  一般IO端口的驅(qū)動(dòng)能力在2mA～4mA量級(jí)。如果RP阻值過(guò)小，VDD灌入端口的電流將較大，這導(dǎo)致端口輸出的低電平值增大(I2C協(xié)議規(guī)定，端口輸出低電平的最高允許值為0.4V)，如果灌入端口的電流過(guò)大，還可能損壞端口。故通常上拉電阻應(yīng)選取不低于1KΩ的電阻(當(dāng)VDD=3V時(shí)，灌入電流不超過(guò)3mA)。

  RP不宜過(guò)大，一般不高于10KΩ

  由于端口輸出高電平是通過(guò)RP實(shí)現(xiàn)的，線上電平從低到高變化時(shí)，電源通過(guò)RP對(duì)線上負(fù)載電容CL充電，這需要一定的時(shí)間，即上升時(shí)間。端口信號(hào)的上升時(shí)間可近似用充電時(shí)間常數(shù)RPCL乘積表示。

  信號(hào)線負(fù)載電容(對(duì)地)由多方面組成，包括器件引腳、PCB信號(hào)線、連接器等。如果信號(hào)線上掛有多個(gè)器件，負(fù)載電容也會(huì)增大。比如總線規(guī)定，對(duì)應(yīng)400Kbps速率應(yīng)用，信號(hào)上升時(shí)間應(yīng)小于300ns，假設(shè)線上CL為20PF，可計(jì)算出對(duì)應(yīng)的RP值為15KΩ。

  如果RC充電時(shí)間常數(shù)過(guò)大，將使得信號(hào)上升沿變化緩慢，達(dá)不到數(shù)據(jù)傳輸?shù)囊?。因此一般?yīng)用中選取的都是幾KΩ量級(jí)的上拉電阻，比如都選取4.7K的電阻。

  小阻值的RP電阻增大了端口Sink電流，故在可能的情況下，RP取值應(yīng)稍大一點(diǎn)，以減少耗電。另外，通常情況下，SDA,SCL兩條線上的上拉電阻取值是一致的，并上拉到同一電源上。

  由于信號(hào)線負(fù)載電容對(duì)設(shè)計(jì)會(huì)產(chǎn)生較大影響，我們單獨(dú)用一節(jié)來(lái)介紹下I2C總線寄生電容的具體組成與注意事項(xiàng)。

  I2C總線寄生電容

  I2C總線寄生電容主要有master寄生電容、slave寄生電容和PCB走線電容組成，如下圖所示：

  CBUS = CPCB + CMASTER + CSLAVE0 + CSLAVE1 + CSLAVE2 + ?????

  這些寄生電容共同組成I2C總線的電容，I2C主機(jī)和從機(jī)越多，I2C總線上的電容就越大。根據(jù)相關(guān)文檔，不同的I2C通信模式對(duì)寄生電容的要求不同，具體如下表所示：

  正是因?yàn)檫@個(gè)寄生電容的存在，導(dǎo)致I2C總線上拉電阻的選擇會(huì)受到限制。另外在一些特殊應(yīng)用中還需要保證I2C較強(qiáng)的抗干擾能力，下面我們就來(lái)看下如何通過(guò)設(shè)計(jì)來(lái)實(shí)現(xiàn)較強(qiáng)抗干擾能力。

  I2C總線布線與抗干擾設(shè)計(jì)

  I2C信號(hào)線屬于低速控制線，在手機(jī)PCB設(shè)計(jì)時(shí)，按通常的控制IO對(duì)待即可，無(wú)需做特別的保護(hù)設(shè)計(jì)，一般不用擔(dān)心受到噪聲源干擾。

  但在一些特定的情況下，比如折疊、滑蓋機(jī)型中，I2C的兩根信號(hào)線需要通過(guò)轉(zhuǎn)軸或滑軌處的FPC，此時(shí)由于信號(hào)路徑比較長(zhǎng)，距離天線比較近，而且Open Drain的輸出級(jí)對(duì)地阻抗大，對(duì)干擾比較敏感，因此比較容易受到RF信號(hào)源的干擾。在這種情況下，就應(yīng)適當(dāng)注意對(duì)I2C信號(hào)線的保護(hù)。比如I2C兩條信號(hào)線(SDA,SCL)等長(zhǎng)度地平行走線，兩邊加地線進(jìn)行保護(hù)，避免臨近層出現(xiàn)高速信號(hào)線等。

  上拉電阻應(yīng)安置在OD輸出端附近。當(dāng)I2C總線上主從器件(Master & Slave)兩端均為OD輸出時(shí)，電阻放置在信號(hào)路徑的中間位置。當(dāng)主設(shè)備端是軟件模擬時(shí)序，而從設(shè)備是OD輸出時(shí)，應(yīng)將電阻安置在靠近從設(shè)備的位置。

  I2C協(xié)議還定義了串聯(lián)在SDA、SCL線上電阻Rs。該電阻的作用是有效抑制總線上的干擾脈沖進(jìn)入從設(shè)備，提高可靠性。這個(gè)電阻的選擇一般在100～200Ω左右。當(dāng)然,這個(gè)電阻并不是必須的，在惡劣噪聲環(huán)境中，可以選用。

  比如常用的FM接收模塊或者Capsense觸摸感應(yīng)功能塊，都是通過(guò)I2C接口控制的。I2C接口信號(hào)從處理器出發(fā)，經(jīng)過(guò)PCB上的信號(hào)路徑，進(jìn)入上述電路單元。I2C信號(hào)線上載有一定干擾，這種干擾雖然幅度并不很大，但還是會(huì)影響敏感的FM接收模塊或Capsense觸摸感應(yīng)功能塊。此時(shí)，可以通過(guò)在靠近FM模塊或觸摸感應(yīng)模塊的I2C信號(hào)線上串接Rs電阻，即可有效降低干擾的影響。此外，上拉電阻端的電源也要進(jìn)行退耦處理。

  上拉電阻的阻值大小會(huì)影響上升沿爬升時(shí)間，從而影響I2C的通信頻率，下面我們來(lái)具體看下會(huì)產(chǎn)生哪些具體影響。

  I2C總線上拉電阻對(duì)通信頻率的影響

  I2C總線通信，無(wú)非就是傳遞高低電平，針對(duì)于高電平或者低電平變化，那么需要分別分析上拉電阻的影響。

  1、I2C總線電平由低到高時(shí)

  如下圖所示：

  由于I2C器件的硬件結(jié)構(gòu)為Open Drain，所以當(dāng)I2C總線電平由低到高時(shí)，I2C器件(同一時(shí)刻，可以是I2C主機(jī)，也可以是I2C從機(jī))釋放總線電平，即內(nèi)部的MOSFET關(guān)閉，如此，Vcc經(jīng)過(guò)上拉電阻對(duì)I2C總線寄生電容充電，直至到達(dá)Vcc。時(shí)間常數(shù)即為RC網(wǎng)絡(luò)。

  2、I2C總線電平由高到低時(shí)

  如下圖所示：

  當(dāng)I2C總線電平由高到低時(shí)，I2C器件(同一時(shí)刻，可以是I2C主機(jī)，也可以是I2C從機(jī))拉低I2C總線，MOSFET導(dǎo)通，所以I2C總線的寄生電容通過(guò)MOSFET的導(dǎo)通電阻放電，由于導(dǎo)通電阻往往很小，所以放電速度很快。

  3、I2C總線的上升下降時(shí)間對(duì)比

  如下圖所示，為I2C總線上升沿和下降沿的曲線，可以看出上升時(shí)間遠(yuǎn)遠(yuǎn)大于下降時(shí)間，也就是說(shuō)I2C總線的通信頻率受上升時(shí)間影響最大，進(jìn)一步，I2C總線上拉電阻影響I2C的通信頻率，即上拉電阻阻值越大，就越限制I2C的通信頻率。

  另外，根據(jù)電容的充放電公式，可以得出以下公式，確定I2C總線上拉電阻的最大值。

因此，根據(jù)給定的I2C通信模式，可以確定I2C總線上拉電阻阻值的最大值。下面我們就來(lái)看下如何確定最小值呢?

  I2C總線上拉電阻對(duì)VOL的影響

  如下圖所示，在I2C主機(jī)發(fā)出低電平時(shí)，內(nèi)部的MOSFET導(dǎo)通，導(dǎo)通電阻Rdson與I2C總線上拉電阻Rpullup組成電阻網(wǎng)絡(luò)。根據(jù)戴維南定理，如果上拉電阻Rpullup阻值越小，則Rdson上的電壓VOL就越大。顯然，如果VOL大于某一特定值，I2C從機(jī)就無(wú)法監(jiān)測(cè)出I2C總線上的低電平。另外，如果上拉電阻Rpullup阻值過(guò)小，系統(tǒng)功耗也會(huì)增加。

  所以，通過(guò)這個(gè)分析可以確定I2C總線上拉電阻的最小值。

以上我們講的是硬件實(shí)現(xiàn)的I2C總線方式，現(xiàn)實(shí)中還會(huì)存在軟件實(shí)現(xiàn)I2C的應(yīng)用，下面我們就來(lái)看下在軟件I2C實(shí)現(xiàn)中上拉電阻如何應(yīng)用。

  I2C總線軟件模擬中上拉電阻的應(yīng)用

  由于一般的I2C應(yīng)用速率并不高(400Kbps)，使用處理器的IO口模擬I2C波形，完全可以勝任(處理器一般擔(dān)任Master，占有I2C通信的控制權(quán)，無(wú)需擔(dān)心隨機(jī)的I2C通信服務(wù)中斷其他任務(wù)的執(zhí)行)。

  處理器分配給I2C任務(wù)的IO口，要求可以輸出高低電平，還能配置為輸入端口。處理器根據(jù)總線規(guī)范以及從設(shè)備的時(shí)序要求，利用2條IO信號(hào)線，模擬I2C接口時(shí)序波形，進(jìn)行I2C通信。

  處理器發(fā)送數(shù)據(jù)時(shí)，通過(guò)IO口輸出高電平，上升時(shí)間基本與外部上拉電阻阻值無(wú)關(guān)，且比用外部上拉電阻上拉到高電平快很多。處理器在接受數(shù)據(jù)時(shí)，即便上拉電阻阻值選的大一些，從設(shè)備輸出數(shù)據(jù)的波形上升沿緩慢，但由于處理器使用軟件采樣的而非硬件采樣，因此，對(duì)數(shù)據(jù)傳輸?shù)慕Y(jié)果并不影響。也就是說(shuō)，使用IO口模擬I2C時(shí)序時(shí)，上拉電阻阻值可以適當(dāng)選的大一些。

  需要指出的是，使用軟件模擬最多只能完成單Master的應(yīng)用，對(duì)于多Master應(yīng)用，由于需要進(jìn)行總線控制權(quán)的仲裁管理，使用軟件模擬的方法很難完成。

  I2C總線空閑的時(shí)候，兩條信號(hào)線應(yīng)該維持高電平。否則，上拉電阻上會(huì)有耗電。特別是在上電過(guò)程中，IO線上電平也應(yīng)保持在高電平狀態(tài)。也就是說(shuō)：當(dāng)Master的I2C使用的是IO軟件模擬時(shí)，一定要保證該兩個(gè)IO上電默認(rèn)均為輸入(或高阻)或者輸出高電平，切不可默認(rèn)為輸出低電平。IO默認(rèn)為輸入時(shí)，可以通過(guò)外部上拉電阻將I2C信號(hào)線拉至高電平。

  在I2C實(shí)際應(yīng)用中還會(huì)遇到類似電源倒灌的問(wèn)題，它會(huì)影響I2C的通信可靠性，嚴(yán)重的會(huì)影響到芯片工作，下面我們就來(lái)重點(diǎn)看下如何規(guī)避此類問(wèn)題。

  I2C總線應(yīng)用中上拉電阻電源問(wèn)題

  在部分應(yīng)用中，還存在主從設(shè)備以及上拉電阻電源不一致的情況，比如Camera模組。在很多設(shè)計(jì)方案中，Camera模組不工作時(shí)，并不是進(jìn)入Power Down模式，而是直接關(guān)閉模組供電VDDS。此時(shí)，處理器與模組相互連接的所有信號(hào)線都應(yīng)該進(jìn)入高阻態(tài)，否則就會(huì)有電流漏入模組，而對(duì)于此時(shí)的I2C控制信號(hào)線來(lái)說(shuō)，由于上拉電阻的存在，必須關(guān)斷上拉電阻電源VDDP。如果上拉電阻使用的是系統(tǒng)電源VDDM(VDDP=VDDM)，無(wú)法關(guān)閉，就會(huì)有漏電流進(jìn)入模組，因此這種情況下，應(yīng)該使用VDDS作為上拉電阻電源(VDDP=VDDS)，這樣上拉電阻電源與Slave電源即可同時(shí)關(guān)閉，切斷了漏電路徑。

  另外需要注意的是，在上述應(yīng)用實(shí)例中選擇的IO，應(yīng)該選取上電默認(rèn)為輸入(或高阻)才行。

  根據(jù)上述幾節(jié)的分析，可以很簡(jiǎn)單的計(jì)算出I2C總線上拉電阻的阻值范圍。下面我們通過(guò)一個(gè)實(shí)際案例來(lái)回顧下上述內(nèi)容。

  I2C總線上拉電阻阻值計(jì)算實(shí)例

  例如，在I2C Fast mode下，I2C總線電容Cb = 200pF，總線電壓為Vcc = 3.3V，計(jì)算上拉電阻阻值。

  因此，可以得到I2C總線上拉電阻的范圍，結(jié)合系統(tǒng)功耗和通信速度，最終確定上拉電阻的阻值。另外，某些情況下的計(jì)算會(huì)出現(xiàn)RP(min)大于RP(max)的情況，這個(gè)時(shí)候就需要考慮降低I2C總線電容，解決辦法就是增加I2C總線中繼器(Hub,Repeater,Buffer)。

  I2C碰到的各種問(wèn)題，多半是上拉電阻或者控制器時(shí)鐘的問(wèn)題。沒(méi)上拉電阻或者上拉電阻過(guò)大，都會(huì)導(dǎo)致不穩(wěn)定而出現(xiàn)尋址不到的問(wèn)題。

  本質(zhì)上來(lái)講，I2C總線電容決定上拉電阻的最大值，I2C器件open-drain接口導(dǎo)通電阻決定上拉電阻的最小值。

  I2C的上拉電阻選擇對(duì)于所有設(shè)計(jì)I2C接口的芯片來(lái)說(shuō)很重要!

  例如我們電科星拓已量產(chǎn)的I2C接口芯片INTL95XX與INTL96XX系列，以及留有I2C接口訪問(wèn)芯片內(nèi)部寄存器的芯片，都很注重這個(gè)問(wèn)題。一旦在實(shí)際應(yīng)用中遇到類似的問(wèn)題，要從本質(zhì)上考慮解決這些問(wèn)題。下面通過(guò)我們INTL9555(16路I2C和SMBus GPIO擴(kuò)展器)的應(yīng)用框圖簡(jiǎn)單看下：