h1_key

當(dāng)前位置:首頁 >新聞資訊 > 行業(yè)資訊>高精度測量應(yīng)用如何實(shí)現(xiàn)節(jié)能模數(shù)轉(zhuǎn)換(ADC)?
高精度測量應(yīng)用如何實(shí)現(xiàn)節(jié)能模數(shù)轉(zhuǎn)換(ADC)?
2022-10-29 967次


  一種用于高精度測量應(yīng)用的低功耗模數(shù)轉(zhuǎn)換器(ADC)解決方案。電氣工程中的一個(gè)典型應(yīng)用是通過傳感器記錄物理量并轉(zhuǎn)發(fā)給微控制器進(jìn)行進(jìn)一步處理。需要使用ADC將模擬傳感器輸出信號轉(zhuǎn)換為數(shù)字信號。在高精度應(yīng)用中,使用SAR-ADCΣ-Δ ADC。在低功耗應(yīng)用中,節(jié)省的每一毫瓦都算數(shù)。

 

使用Σ-Δ ADC進(jìn)行信號轉(zhuǎn)換

  與SAR-ADC相比,Σ-Δ ADC有一些優(yōu)勢。首先,它們通常具有更高的分辨率。此外,它們通常與可編程增益放大器(PGA)和通用輸入/輸出(GPIO)集成。因此,Σ-Δ ADC非常適合直流和低頻高精度信號調(diào)理和測量應(yīng)用。但是,由于固定過采樣速率較高,Σ-Δ ADC通常功耗更高,在電池供電的應(yīng)用中,會導(dǎo)致使用壽命縮短。

如果輸入電壓很小(即在毫伏范圍內(nèi)),則必須先放大輸入電壓,以便ADC更輕松地進(jìn)行管理。需要使用PGA模擬前端(AFE)連接小于10 mV輸出的電壓。例如,為了將橋式電路的小電壓連接到具有2.5 V輸入范圍的Σ-Δ ADC,PGA必須具有250的增益。但是,由于噪聲電壓也被放大,這會導(dǎo)致ADC輸入端的噪聲變大。24Σ-Δ ADC的有效分辨率因此被大幅降低到12位。不過,在某些情況下,無需使用ADC中的所有碼值,有時(shí)進(jìn)一步放大也無法再改善動態(tài)范圍。Σ-Δ ADC的另一個(gè)缺點(diǎn)是,由于其內(nèi)部復(fù)雜性,通常成本較高。

 

 

SAR-ADC與儀表放大器相結(jié)合的好處

  一種同樣準(zhǔn)確但更經(jīng)濟(jì)和更高效的替代方案是將SAR-ADC與儀表放大器相結(jié)合,如圖1所示。

  

01.png 

1. 顯示簡化橋式測量電路與儀表放大器和SAR-ADC相結(jié)合的示意圖

  SAR-ADC的功能可分為兩個(gè)階段:數(shù)據(jù)采集階段和轉(zhuǎn)換階段?;旧希跀?shù)據(jù)采集階段,電流消耗很低。大多數(shù)SAR-ADC甚至?xí)谵D(zhuǎn)換間隙斷電。轉(zhuǎn)換階段汲取的電流最多。功耗取決于轉(zhuǎn)換率,并與采樣速率成線性比例關(guān)系。對于針對慢速響應(yīng)測量(即測量的量變化緩慢的測量,例如溫度測量)的節(jié)能應(yīng)用,應(yīng)使用低轉(zhuǎn)換率來保持電流汲取,從而降低損耗。圖2顯示了 AD4003 在不同采樣速率下的功率損耗。在1 kSPS時(shí),功率損耗約為10 μW;1 MSPS時(shí),已增加至10 mW

  

02.png 

2. AD4003中的功率損耗作為采樣速率的一個(gè)函數(shù)

  與這種慢速測量相比,Σ-Δ ADC具有過采樣的優(yōu)勢,同時(shí)使用比輸出速率高得多的內(nèi)部振蕩器頻率。這使設(shè)計(jì)者能夠?qū)⒉蓸觾?yōu)化為速度較快、噪聲性能較差;或者速度較低,而濾波、噪聲整形(將噪聲移至感興趣測量區(qū)域之外的頻帶)及噪聲性能較好。不過,這意味著與SAR-ADC相比,Σ-Δ ADC的功耗要高得多。許多Σ-Δ ADC的有效分辨率和無噪聲分辨率均在其數(shù)據(jù)手冊中有所提及,因此很容易比較權(quán)衡。

 

 

結(jié)論

  Σ-Δ ADCPGA的組合以及SAR-ADC與儀表放大器的組合都適用于高精度測量應(yīng)用中的信號轉(zhuǎn)換。這兩種解決方案的準(zhǔn)確性差不多。不過,對于節(jié)能或電池供電的測量應(yīng)用,SAR-ADC與儀表放大器的組合更好,與由PGAΣ-Δ ADC組成的解決方案相比,其功耗和成本更低。此外,具有高增益的PGA通常會限制性能,因?yàn)樵肼曇矔环糯?。本文僅介紹了一種適用于SAR-ADC的可行解決方案。還有更多的集成解決方案,例如 AD7124-4/AD7124-8 等集成PGAΣ-? ADC。

 

  • 一文讀懂衛(wèi)星通信器件種類、功能、廠商、發(fā)展趨勢
  • 衛(wèi)星通信是一個(gè)復(fù)雜的系統(tǒng),它通過人造地球衛(wèi)星作為中繼站,來轉(zhuǎn)發(fā)無線電信號,實(shí)現(xiàn)兩個(gè)或多個(gè)地球站之間的通信。這個(gè)系統(tǒng)可以大致分為三部分:空間段(衛(wèi)星本身)、地面段(用戶終端和信關(guān)站)和連接它們的無線電波。
    2025-10-10 7次
  • 國產(chǎn)FPGA公司、核心產(chǎn)品、應(yīng)用介紹
  • 近年來,國產(chǎn)FPGA發(fā)展迅速,在技術(shù)、生態(tài)和應(yīng)用方面都取得了長足進(jìn)步,成為實(shí)現(xiàn)芯片國產(chǎn)替代的關(guān)鍵力量。以下是對主要國產(chǎn)FPGA公司的詳細(xì)介紹:
    2025-09-28 201次
  • 一文讀懂?dāng)?shù)字隔離器芯片的原理、運(yùn)用、品牌、選型要點(diǎn)
  • 隔離器芯片的核心目的是在兩個(gè)電氣系統(tǒng)之間提供電氣隔離,同時(shí)允許數(shù)字信號或數(shù)據(jù)(有時(shí)甚至是電源)穿越這個(gè)隔離屏障。隔離意味著兩側(cè)電路沒有直接的電氣連接(沒有共用的地線或電源),從而防止危險(xiǎn)的電壓、電流浪涌、地線環(huán)路干擾或噪聲從一側(cè)傳遞到另一側(cè),保護(hù)人員和設(shè)備安全,并確保信號的完整性。
    2025-08-21 50次
  • 一文讀懂DRAM(動態(tài)隨機(jī)存取存儲器)工作原理、分類、主要廠商
  • DRAM是一種易失性半導(dǎo)體存儲器,用于計(jì)算機(jī)和其他數(shù)字設(shè)備作為主內(nèi)存。它的名字“動態(tài)”源于需要周期性刷新存儲的數(shù)據(jù)。
    2025-06-19 93次
  • 一文讀懂FPGA的工作原理、關(guān)鍵參數(shù)、品牌、運(yùn)用
  • FPGA代表Field-Programmable Gate Array,中文譯為現(xiàn)場可編程門陣列。它是一種非常特殊的半導(dǎo)體集成電路芯片。與 CPU、GPU 或?qū)S眉呻娐沸酒诔鰪S時(shí)功能就固定不同,F(xiàn)PGA的硬件邏輯功能在制造完成后,可以由用戶在現(xiàn)場(Field)根據(jù)需要進(jìn)行編程(Programmable)來定義。 它本質(zhì)上是由大量可配置邏輯塊、可編程互連資源和豐富的輸入/輸出單元組成的陣列(Array)。
    2025-06-05 70次

    萬聯(lián)芯微信公眾號

    元器件現(xiàn)貨+BOM配單+PCBA制造平臺
    關(guān)注公眾號,優(yōu)惠活動早知道!
    10s
    溫馨提示:
    訂單商品問題請移至我的售后服務(wù)提交售后申請,其他需投訴問題可移至我的投訴提交,我們將在第一時(shí)間給您答復(fù)
    返回頂部