h1_key

當前位置:首頁 >新聞資訊 > 技術文章>江蘇長電/長晶>詳解SiP技術的生態(tài)系統(tǒng)(二)
詳解SiP技術的生態(tài)系統(tǒng)(二)
2023-01-14 602次

  在前文中,大家了解了詳解SiP 技術的生態(tài)系統(tǒng)(二)——雙面塑模成型技術。今天為大家?guī)淼诙v,聊一聊系統(tǒng)級封裝技術的第二駕創(chuàng)新馬車——電磁干擾屏蔽技術(EMI Shielding Technology)。

  由于高密度線路和各種材料的封裝材料廣泛應用于系統(tǒng)級封裝本身的制造過程中,芯片與各種功能設備之間的合作也需要考慮,封裝結構復雜,因此電路元件之間會出現(xiàn)干擾信號問題。為了解決這個問題,長電科技目前有一系列高效干擾信號屏蔽技術方案,導入量產(chǎn)。

  下圖所示為一例由長電科技成功導入規(guī)模量產(chǎn)的高效電磁干擾屏蔽 SiP 射頻前端模塊產(chǎn)品。


詳解SiP技術的生態(tài)系統(tǒng)(二)


  在電磁干擾屏蔽材料(EMI Shielding Materials)方面,一場技術創(chuàng)新的盛宴正在全球上演。無論是傳統(tǒng)材料巨頭如杜邦、漢高、信越化學、東洋油墨等,還是新晉 EMI 屏蔽材料先鋒如 Ntrium 等,都爭相推出質(zhì)量更可靠、效果更全面、價格更實惠的全新產(chǎn)品及流程方案。

  對于絕大多數(shù)倒裝型(Flip Chip)系統(tǒng)級封裝產(chǎn)品來說,單芯(Per Die)的平均功率范圍一般在 1W 到 15W 之間,因此在地散熱能力(Local Thermal Conductivity)是檢驗 SiP 系統(tǒng)整體性能的關鍵一環(huán)。

  目前可用來提升散熱性能的技術方案有以下幾種:芯片背面外露技術、高導熱塑封材料技術、芯片背面金屬板裝技術(例如 Heat Sink)、基板金屬內(nèi)層加厚技術以及芯片背面金屬化技術(Backside Metallization Technology)。

  長電科技的工程驗證結果表明,與其他方案相比,芯片背面金屬化技術更適用于加強低、中功率范圍的倒裝型結構的導熱性,同等成本條件下,散熱效果的裕值可達到 25%,可謂立竿見影。而電磁干擾屏蔽材料的背面金屬化技術同樣可以用于芯片背面金屬化。

  如下圖所示,長電科技已獲得該技術方案的數(shù)項發(fā)明專利。



詳解SiP技術的生態(tài)系統(tǒng)(二)


  從材料到工藝,從技術到方案,長電科技對于創(chuàng)新的不斷追求促成了其在電磁干擾屏蔽技術領域強大的技術實力與全面的產(chǎn)品覆蓋。系統(tǒng)級封裝(SiP)技術作為目前火熱的封裝技術領域,在長電科技強大 EMI 技術的加持之下,能夠有效地完成對潛在電磁干擾的屏蔽,滿足全球市場需求。

  • 長電科技面向5G射頻功放推出的高密度異構集成SiP解決方案
  • 長電科技面向5G射頻功放打造的高密度異構集成SiP解決方案,具備高密度集成、高良品率等顯著優(yōu)勢?!裨摲桨竿ㄟ^工藝流程優(yōu)化、輔助治具和設備升級等措施,將模組密度提升至上一代產(chǎn)品的1.5倍?!裨摲桨覆捎玫谋趁娼饘倩夹g有效提高模組的EMI屏蔽;并使用激光輔助鍵合來克服傳統(tǒng)的回流鍵合問題。
    2023-06-20 544次
  • 長電科技晶圓級封裝與傳統(tǒng)封裝有哪些不同?
  • 相比焊線封裝,晶圓級封裝省去了導線和基板,從而實現(xiàn)了更小的芯片面積和更高的封測效率。每顆芯片也因此獲得更優(yōu)的電熱性能和更低的成本優(yōu)勢。
    2023-01-14 845次
  • 長電科技多芯片堆疊封裝技術(下)
  • 在上期長電科技多芯片堆疊封裝技術(上)中,對長電科技了解了多芯片堆疊封裝技術的優(yōu)勢,以及芯片減薄、切割等多芯片堆疊封裝的關鍵工藝。本期繼續(xù)向您介紹芯片貼合等關鍵工藝,以及多芯片堆疊工藝的控制等內(nèi)容。
    2023-01-14 664次
  • 長電科技多芯片堆疊封裝技術(上)
  • 多芯片堆疊封裝關鍵工藝?之芯片減薄、切割研磨后切割 主要針對較厚的芯片(厚度需求>60um),屬于較傳統(tǒng)的封裝工藝,成熟穩(wěn)定。晶圓在貼上保護膜后進行減薄作業(yè),再使用刀片切割將芯片分開。適用于大多數(shù)的封裝。
    2023-01-14 1009次
  • 長電科技4納米芯片封裝技術
  • 長電科技公司在先進封測技術領域又取得新的突破,實現(xiàn)4納米(nm)工藝制程手機芯片的封裝,以及CPU、GPU和射頻芯片的集成封裝。4納米芯片是5納米之后、3納米之前,先進的硅節(jié)點技術,也是導入小芯片(Chiplet)封裝的一部分。
    2023-01-14 664次

    萬聯(lián)芯微信公眾號

    元器件現(xiàn)貨+BOM配單+PCBA制造平臺
    關注公眾號,優(yōu)惠活動早知道!
    10s
    溫馨提示:
    訂單商品問題請移至我的售后服務提交售后申請,其他需投訴問題可移至我的投訴提交,我們將在第一時間給您答復
    返回頂部